完了架构方针，教导芯片的数字模块须要包罗，准备文档的撰写2.领导数字前端计算建造工作，收集RTL计算、体例和模块验证、综合及时序放荡等做事
具有10年以上数字芯片打算经验，3年以上数字方案全过程经历，醒目verilog谈话，熟练常用的EDA对象
流利IIC、SPI等接口，纯熟ARM编制和AMBA总线，了然MIPI相合停战模范
熟习使用verilog，具有2年以上数字IC安插体验，熟悉ASIC谋略历程
具有精良的一样才具，较强的分析和处理问题材干，有很强的仔肩心和团队合营意识
老练Verilog、systemVerilog说话，熟悉专揽C谈话、SoC验证技艺（同时具有UVM验证经历为佳）
构筑FPGA验证平台，预备test plan，设置验证器材，举办体系级布置验证及文档扞卫和料理
老练至少一种编程谈话，（不限于C，Matlab，TCL，perl，Python），装备芯片主动化考试圭臬
仿照/射频芯片预备工程师、因袭/射频国界工程师、数字IC验证工程师、数字前端工程师、SoC数字前端工程师、IP数字前端工程师、SoC芯片DFT准备经理
担任完成射频、效仿 IC 部署仔肩，包括准备迭代和后仿，指导疆土工程师管事
老练利用操练室筑立如旗帜源、暗记论述仪、相噪阐明仪等，熟习板级叙理图 layout对象
微电子、通信、电子消休等闭系专业本科以上学历，对半导体工艺、器件有较深入的理解，对效法射频电谈的做事意义有肯定知说；
10 年以上干系处事阅历，熟习行使国土EDA 对象（Virtuoso、Calibre 等），熟悉 T22 或其我更前辈工艺节点；
可以孤独查阅工艺文档和 runset，尽速流利新工艺，具备独立酌量的才干；
基于算法及 IP 验证须要，输 IP 模块级验证计划，并达成模块验证处事；
基于 UVM 手腕学搭修子编制级，并达成子体系级环境腻滑转移集成到SoC top level 验证平台；
加入模块的 FPGA 验证及芯片调试；插足手段偏向的规划和管束企图的评估。
熟周至字电路安插过程，具有褂讪的数字电讲预备功底。4、精干Verilog HDL 或 System Verilog，有卓绝的编码气派；
熟总共字电途策动流程，具有稳定的数字电路策画功底；4、精干Verilog HDL 或 System Verilog，有出色的编码气势；
了结模块的PPA（Performance，Power，Area）评估发挥及优化；4、参加算法/协议/架构的评估与优化；
熟完全字电路筹划进程，具有扎实的数字电说方案功底。4、精干Verilog HDL 或 System Verilog，有卓绝的编码气度；
经受 DFT 相关电道的时势验证及时序经管，协助后端告竣 DFT 干系时序放肆，功耗阐扬， 压降阐扬；
完了测验 Pattern 交付，相助实验工程师竣工 ATE 机台测试 failure 诊断，并供给治理技术；
老练芯片测验历程，十全 Pattern 优化、机台调试、良率叙述及优化经验者优先；
有出色的跨听命团队一样与团结才能，有较强的抗压才干。踊跃主动，有负担心。
开放职位：效法芯片安插工程师、步武国土工程师、数字电说方针工程师、使用工程师
担当步武 IC 模块安放，网罗但不限于：电路计算叙述、电途仿真、流片工艺选拔、指挥版图的宗旨与验证、尝试安顿楷模的订定；
熟习旗子链概略电源 IC 内里效法模块电谈的真理，方案手腕及合头参数，如参考电压源、振荡器、运放、对照器等，周备电源类梗概信号链芯片成功研发量产体验者优先；
3 年以上仿照/羼杂暗记 IP 企图经验，微电子、电子工程或合系专业硕士学位。
流利家产标准 EDA 器材和测验设备的步武/羼杂旌旗 IP 计算、仿真、集成和验证过程。
结束芯片的数字电讲设计，仿真，验证及关系做事，收罗模块方针，电说告竣，听命仿真、硬件验证等。
搭修芯片仿真验证情况和 FPGA 验证状况，参预数模同化仿真，拥护芯片测试。
完成后端物理验证，包罗 DRC，LVS，LVL，杀青 LPE 参数提取。
熟习 ESD、Latch Up 原因及相应的疆土戒备对策，完全河山安插处事经历，有本质
15+年处事经历，历经研发、墟市论述、策略计议、产品处理等多个身分，对通信、RFID、安防、物联网及模拟类电源等多个行业和运用有实操经验。
10+年处事阅历，对芯片方案任事、安全芯片和保管芯片有深刻了解，有产品定义和修设照料阅历
10+年劳动资历，历经编辑、Marcom、PR等荣誉，对半导体商场宣传有独到知谈和周密的阅历
14+年做事经历，博士，对芯片测操演证有丰厚资历，娴熟逻辑产品及preamp芯片的验证与测验，纯熟ATE实验筑设，十全试验程序摆设经验。
